Western Digital представила 512-Гбит 64-слойные чипы 3D NAND памяти (BICS3) с тремя битами на ячейку (X3)

Western Digital Corp. объявила о начале опытно-промышленного производства 512-гигабитного 64-слойного чипа 3D NAND памяти (BICS3) с тремя битами на ячейку (X3) на фабрике Yokkaichi в Японии и планах запуска этих микросхем в массовое производство во второй половине 2017 г. «Запуск первого в отрасли 512-гигабитного 64-слойного чипа 3D NAND – это ещё один важный шаг в развитии нашей технологии 3D NAND, который призван удвоить плотность записи данных по сравнению с первой в мире 64-слойной архитектурой, представленной нами в июле 2016 года, – сказал доктор Сива Сиварам (Siva Sivaram), исполнительный вице-президент по технологиям памяти в Western Digital. – Новый чип станет прекрасным дополнением для нашего динамично развивающегося портфолио технологий 3D NAND. С запуском этой микросхемы мы сможем эффективнее удовлетворять растущий спрос на устройства хранения данных, обусловленный стремительным ростом объёма данных в самых различных сферах – в потребительском ритейле, в индустрии мобильных устройств и в центрах обработки данных». Новый 512-гигабитный 64-слойный чип был разработан совместно с технологическим и производственным партнёром Western Digital, компанией Toshiba. Корпорация Western Digital впервые рассказала об изначальных возможностях первой в мире 64-слойной технологии 3D NAND в июле 2016 г. Первую в мире 48-слойную технологию 3D NAND представила в 2015 г. Компания продолжает поставки продукции, производимой с использованием этих технологий, в розничные магазины и своим OEM заказчикам. Ссылка на источник